Un demultiplexer è un circuito combinatorio che ha solo 1 linea di ingresso e 2Nlinee di uscita. Semplicemente, il multiplexer è un circuito combinatorio a ingresso singolo e multi-uscita. Le informazioni vengono ricevute dalle singole linee di ingresso e dirette alla linea di uscita. In base ai valori delle righe di selezione l'ingresso verrà collegato ad una di queste uscite. Il demultiplexer è l'opposto del multiplexer.
A differenza di encoder e decoder, ci sono n linee di selezione e 2Nuscite. Quindi in totale sono 2Npossibili combinazioni di input. Anche il demultiplexer viene trattato come Demux .
Esistono vari tipi di demultiplexer che sono i seguenti:
Demultiplexer 1×2:
Nel demultiplexer 1 a 2 ci sono solo due uscite, cioè Y0, e Y1, 1 riga di selezione, ovvero S0, e ingresso singolo, cioè A. In base al valore selezionato, l'ingresso verrà collegato ad una delle uscite. Lo schema a blocchi e la tavola di verità della 1 × Di seguito sono riportati 2 multiplexer.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
E0=S0'.UN
E1=S0.UN
Il circuito logico delle espressioni di cui sopra è riportato di seguito:
rendere eseguibile uno script di shell
Demultiplexer 1×4:
Nel demultiplexer da 1 a 4 sono presenti in totale quattro uscite, ovvero Y0, E1, E2, e Y3, 2 linee di selezione, cioè S0e S1e ingresso singolo, cioè A. In base alla combinazione degli ingressi presenti sulle linee di selezione S0e S1, l'ingresso deve essere collegato a una delle uscite. Lo schema a blocchi e la tavola di verità della 1 × Di seguito sono riportati 4 multiplexer.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
E0=S1' S0' UN
E1=S1' S0UN
E2=S1S0' UN
E3=S1S0UN
Il circuito logico delle espressioni di cui sopra è riportato di seguito:
Demultiplexer 1×8
Nel demultiplexer da 1 a 8 sono presenti in totale otto uscite, ovvero Y0, E1, E2, E3, E4, E5, E6, e Y7, 3 linee di selezione, cioè S0, S1e S2e ingresso singolo, cioè A. In base alla combinazione degli ingressi presenti sulle linee di selezione S0, S1e S2, l'ingresso sarà collegato a una di queste uscite. Lo schema a blocchi e la tavola di verità della 1 × Di seguito sono riportati 8 demultiplexer.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
formula muratrice
E0=S0'.S1'.S2'.UN
E1=S0.S1'.S2'.UN
E2=S0'.S1.S2'.UN
E3=S0.S1.S2'.UN
E4=S0'.S1'.S2UN
E5=S0.S1'.S2UN
E6=S0'.S1.S2UN
E7=S0.S1.S3.UN
Il circuito logico delle espressioni di cui sopra è riportato di seguito:
Demultiplexer 1×8 che utilizza demultiplexer 1×4 e 1×2
Possiamo implementare il 1 × 8 demultiplexer che utilizza un demultiplexer di ordine inferiore. Per implementare il 1 × 8 demultiplexer, ne servono due 1 × 4 demultiplexer e uno 1 × 2 demultiplexer. L'1 × Il multiplexer 4 ha 2 linee di selezione, 4 uscite e 1 ingresso. L'1 × 2 demultiplexer hanno solo 1 linea di selezione.
Per ottenere 8 output di dati, abbiamo bisogno di due 1 × 4 demultiplexer. Il demultiplexer 1×2 produce due uscite. Quindi, per ottenere l'output finale, dobbiamo passare le uscite del demultiplexer 1×2 come input di entrambi i 1 × 4 demultiplexer. Lo schema a blocchi di 1 × 8 demultiplexer utilizzando 1 × 4 e 1 × 2 de-multiplexer è riportato di seguito.
1 demultiplatore x 16
Nel demultiplexer 1×16, ci sono un totale di 16 uscite, cioè Y0, E1, …, E16, 4 righe di selezione, ovvero S0, S1, S2, e S3e ingresso singolo, cioè A. In base alla combinazione degli ingressi presenti sulle linee di selezione S0, S1, e S2, l'ingresso sarà collegato a una di queste uscite. Lo schema a blocchi e la tavola di verità della 1 × Di seguito sono riportati 16 demultiplexer.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
E0=A.S0'.S1'.S2'.S3'
E1=A.S0'.S1'.S2'.S3
E2=A.S0'.S1'.S2.S3'
E3=A.S0'.S1'.S2.S3
E4=A.S0'.S1.S2'.S3'
E5=A.S0'.S1.S2'.S3
E6=A.S0'.S1.S2.S3'
E7=A.S0'.S1.S2.S3
E8=A.S0.S1'.S2'.S3'
E9=A.S0.S1'.S2'.S3
E10=A.S0.S1'.S2.S3'
Eundici=A.S0.S1'.S2.S3
E12=A.S0.S1.S2'.S3'
E13=A.S0.S1.S2'.S3
E14=A.S0.S1.S2.S3'
Equindici=A.S0.S1.S2'.S3
Il circuito logico delle espressioni di cui sopra è riportato di seguito:
Demultiplexer 1×16 che utilizza demultiplexer 1×8 e 1×2
Possiamo implementare il 1 × 16 demultiplexer che utilizza un demultiplexer di ordine inferiore. Per implementare il 1 × 16 demultiplexer, ne servono due 1 × 8 demultiplexer e uno 1 × 2 demultiplexer. L'1 × Il multiplexer 8 ha 3 linee di selezione, 1 ingresso e 8 uscite. L'1 × 2 demultiplexer hanno solo 1 linea di selezione.
Per ottenere 16 uscite dati, abbiamo bisogno di due demultiplexer 1×8. L'1 × 8 demultiplexer producono otto uscite. Quindi, per ottenere l'output finale, abbiamo bisogno di 1 × 2 demultiplexer per produrre due uscite da un unico ingresso. Quindi passiamo queste uscite sia al demultiplexer che all'ingresso. Lo schema a blocchi di 1 × 16 demultiplexer utilizzando 1 × 8 e 1 × 2 de-multiplexer è riportato di seguito.
