Latch è un circuito digitale che converte istantaneamente la sua uscita in base ai suoi ingressi. Per implementare i latch utilizziamo diverse porte logiche. In questo articolo vedremo la definizione di latch, tipi di latch come SR, SR con gate, D, D con gate, JK e T con la relativa tabella di verità e diagrammi e vantaggi e svantaggi del latch.
Tabella dei contenuti
- Cosa sono i Latch?
- Tipi di chiusure
- Chiusura SR
- Chiusura SR con cancello
- D Fermo
- Chiusura a D con cancello
- JK Fermo
- Chiusura a T
- Vantaggi delle chiusure
- Svantaggi dei fermi
Cosa sono i Latch?
I latch sono circuiti digitali che memorizzano un singolo bit di informazione e ne mantengono il valore finché non viene aggiornato da nuovi segnali di ingresso. Sono utilizzati nei sistemi digitali come elementi di archiviazione temporanea per archiviare informazioni binarie. I latch possono essere implementati utilizzando varie porte logiche digitali, come ad esempio E , O , NOT, NAND e NOR.
I latch sono ampiamente utilizzati nei sistemi digitali per varie applicazioni, tra cui archiviazione dati, circuiti di controllo e circuiti flip-flop. Sono spesso utilizzati in combinazione con altri circuiti digitali da implementare circuiti sequenziali , come macchine a stati ed elementi di memoria.
Definizione dei latch
I latch sono elementi di memorizzazione di base che funzionano con i livelli di segnale (piuttosto che con le transizioni di segnale). I latch controllati da una transizione di clock lo sono infradito . I latch sono dispositivi sensibili al livello. I fermi sono utili per la progettazione del circuito sequenziale asincrono . I latch sono circuiti sequenziali con due stati stabili. Questi sono sensibili all'input voltaggio applicato e non dipende dall'impulso di clock. I flip flop che non utilizzano l'impulso di clock vengono definiti latch.
Tipi di latch nell'elettronica digitale
Nell'elettronica digitale diversi tipi di latch sono:
- Chiusure SR
- Chiusure SR con cancello
- D Chiusure
- Chiusure D con cancello
- Chiusure JK
- T Lachete
Chiusura SR
I latch S-R, ovvero i latch Set-Reset, sono la forma più semplice di latch e vengono implementati utilizzando due input: S (Set) e R (Reset). L'ingresso S imposta l'uscita su 1, mentre l'ingresso R reimposta l'uscita su 0. Quando entrambi gli ingressi S e R sono su 1, si dice che il latch sia in uno stato indefinito. Sono noti anche come stati preimpostati e chiari. La chiusura SR costituisce gli elementi costitutivi di base di tutti gli altri tipi di infradito.
Tabella della verità di SR Latch
La tabella seguente rappresenta la tavola di verità del fermo SR.
| S | R | Q | Q' |
|---|---|---|---|
| 0 | 0 | Fermo | Fermo |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Diagramma logico del Latch SR
SR Latch è un circuito logico con:
- 2 porte NOR accoppiate incrociate o 2 porte NAND accoppiate incrociate.
- 2 ingressi S per SET e R per RESET
- 2 uscita Q, Q’.
Il diagramma logico seguente rappresenta l'utilizzo del latch SR Porta NAND .
Il diagramma logico seguente rappresenta l'utilizzo del latch SR Porta NOR .
Diversi casi di SR Latch
I diversi casi di SR il fermo è discusso di seguito.
Caso 1: S’ = R’ = 1 (S = R = 0)
Se Q = 1, gli ingressi Q e R' per la seconda porta NAND sono entrambi 1.
Se Q = 0, gli ingressi Q e R’ per la seconda porta NAND sono rispettivamente 0 e 1.
Caso 2: S’ = 0, R’ = 1 (S = 1, R = 0)
- Poiché S' = 0, l'uscita della prima porta NAND, Q = 1 ( Stato IMPOSTATO ).
- Nella seconda porta NAND, poiché gli ingressi Q e R' sono 1, Q'=0.
Caso 3: S’ = 1, R’ = 0 (S = 0, R = 1)
- Poiché R'=0, l'uscita della seconda porta NAND, Q' = 1.
- Nella prima porta NAND, poiché gli ingressi Q e S sono 1, Q = 0 ( Stato RESET ).
Caso 4: S’ = R’ = 0 (S = R = 1)
Quando S = R = 1, sia Q che Q’ diventano 1, il che non è consentito. Pertanto, la condizione di input è vietata.
Chiusura SR con cancello
Un latch SR con gate è un latch SR con ingresso di abilitazione che funziona quando l'abilitazione è 1 e mantiene lo stato precedente quando l'abilitazione è 0.
Tabella della verità del dispositivo di chiusura SR con gate
La tabella seguente rappresenta la tabella di verità del latch Gated SR.
| Abilitare | S | R dimensione del vettore c++ | Qn+1 |
|---|---|---|---|
| 0 | X | X | QN |
| 1 | 0 | 0 | QN |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Diagramma logico del dispositivo di chiusura SR con cancello
Il diagramma logico seguente rappresenta il latch SR con gate.
Diagramma logico del dispositivo di chiusura SR con cancello
D Fermo
I latch D sono noti anche come latch trasparenti e vengono implementati utilizzando due ingressi: D (dati) e un segnale di clock. L'uscita del latch segue l'ingresso sul terminale D finché il segnale di clock è alto. Quando il segnale del clock diventa basso, l'uscita del latch viene memorizzata e mantenuta fino al successivo fronte di salita del clock.
Tabella della verità di D Latch
La tabella seguente rappresenta la tabella della verità di D chiavistello.
| E | D | Q | Q' |
|---|---|---|---|
| 0 | 0 | Fermo | Fermo |
| 0 | 1 | Fermo | Fermo |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Diagramma logico del D Latch
Il diagramma logico seguente rappresenta il latch D.
Diagramma logico del D Latch
Chiusura a D con cancello
La chiusura D è simile alla chiusura SR con alcune modifiche apportate. Qui gli input sono complementari tra loro. Il latch D sta per data latch poiché questo latch memorizza temporaneamente un singolo bit.
Tabella della verità del dispositivo di chiusura D con gate
La tabella seguente rappresenta la tabella di verità del latch Gated D.
| Abilitare | D | QN | Qn+1 | STATO |
|---|---|---|---|---|
| 1 | 0 | X | 0 | RIPRISTINA |
| 1 | 1 | X | 1 | IMPOSTATO |
| 0 | X | X | Q(n) | Nessun cambiamento |
| Equazione delle caratteristiche: Q n+1 = EN.D + EN’.Q N |
Diagramma logico del latch D con cancello
Il diagramma logico seguente rappresenta il latch D con gate.
JK Fermo
Il latch JK ha due ingressi J e K. L'uscita viene attivata quando gli ingressi J e K sono alti. JK latch è proprio come SR latch, ma elimina lo stato indefinito di SR latch.
Tavola della verità di JK Latch
La tabella seguente rappresenta la tabella di verità del latch JK.
| J | K | Qn+1 | Commento |
|---|---|---|---|
| 0 | 0 | Q | Nessun cambiamento |
| 0 | 1 | 0 | Ripristina |
| 1 | 0 | 1 | Impostato |
| 1 | 1 | Q' | Attiva/disattiva |
Diagramma logico di JK Latch
Il diagramma logico seguente rappresenta il latch JK.
Diagramma logico di JK Latch
Chiusura a T
Quando gli ingressi JK del latch JK vengono cortocircuitati, otteniamo il file T chiavistello. Nel latch T le uscite vengono commutate quando gli ingressi sono alti.
Diagramma logico del T Latch
Il diagramma logico seguente rappresenta il T latch.
Diagramma logico del T Latch
Vantaggi delle chiusure
Alcuni dei vantaggi delle chiusure sono elencati di seguito.
- Facile da implementare: I latch sono semplici circuiti digitali che possono essere facilmente implementati utilizzando basic logica digitale cancelli.
- Basso consumo energetico: I fermi consumano meno energia rispetto ad altri sequenziali circuiti come le infradito.
- Ad alta velocità: I fermi possono funzionare a velocità elevate, rendendoli adatti all'uso in sistemi digitali ad alta velocità.
- Basso costo: I dispositivi di chiusura sono poco costosi da produrre e possono essere utilizzati in sistemi digitali a basso costo.
- Versatilità: I latch possono essere utilizzati per varie applicazioni, come archiviazione dati, circuiti di controllo e circuiti flip-flop.
Svantaggi dei fermi
Alcuni degli svantaggi dei fermi sono elencati di seguito.
- Nessun orologio: I latch non dispongono di un segnale orario per sincronizzare le loro operazioni, rendendo il loro comportamento imprevedibile.
- Stato instabile: Talvolta i latch possono entrare in uno stato instabile quando entrambi gli ingressi sono a 1. Ciò può provocare un comportamento imprevisto nel sistema digitale.
- Tempistica complessa: La tempistica dei latch può essere complessa e difficile da specificare, rendendoli meno adatti per applicazioni di controllo in tempo reale.
Conclusione
Possiamo concludere che i latch sono quelli maggiormente utilizzati nei circuiti digitali per vari scopi. Latches cambia rapidamente il suo output rispetto al nuovo input. Diversi tipi di chiusure includono la chiusura SR, la chiusura con cancello, la chiusura a D, la chiusura a D con cancello, la chiusura JK e la chiusura a T.
Riferimento
Ecco alcuni libri a cui puoi fare riferimento per ulteriori informazioni sulle chiusure:
- Design digitale: principi e pratiche di John F. Wakerly
- Progettazione di sistemi digitali utilizzando VHDL di Charles H. Roth e Lizy Kurian John
- Analisi e progettazione dei circuiti digitali di Victor P. Nelson e H. Troy Nagle
- Design digitale e architettura informatica di David Harris e Sarah Harris
- Fondamenti di logica digitale con Verilog Design di Stephen Brown e Zvonko Vranesic
Questi libri forniscono una panoramica completa della logica digitale, compresi i latch, e trattano vari argomenti, come progettazione e implementazione, simulazione e verifica dei circuiti digitali.
ELETTRONICA DIGITALE – Atul P. Godse, Sig.ra Deepali A. Godse
Chiusure – Domande frequenti
Quali sono i tipi di chiusure?
I tipi di chiusure includono SR, SR con cancello, D, D con cancello, JK e T.
Dove vengono utilizzati i fermi?
Le chiusure vengono utilizzate negli orologi come unità di archiviazione.
interfaccia vs classe astratta
Quanti bit può memorizzare una chiusura?
Un latch può memorizzare dati a un bit.
Latch ha memoria?
Sì, il latch è un elemento di memoria con memoria a 1 bit.